고속 기판 설계시의 문제점, 방어 설계로 해결한다
특성 임피던스가 고속 기판에서 문제가 될 때가 종종 있다.
다른 사항들이야 어떠하든 간에 일차 전력 플레인과 접지 플레인들은 레이어 스택 중간 부분에 서로 인접해 있어야 한다. 전력 플레인과 접지 플레인 간의 거리가 멀수록 전류 루프가 커져 잡음도 커진다.
8층 기판이 주어졌는데 전력 플레인은 그 한 쪽에, 접지 플레인은 다른 쪽에 놓았다면 다음과 같은 결과를 초래하게 된다 :
● 임피던스 제어력을 잃는다. 신호가 제어 플레인으로부터 멀어질수록 임피던스 제어의 정확성은 떨어진다. 다른 금속 조각들이 가까이에 있기 때문이다.
● 땜납 부족 현상으로 생산비가 상승할 가능성이 높아진다.
PCB 레이어 스택은 일반적으로 대칭적이다. 신호층을 두 개 이상 인접시켜서는 안된다고 생각한다.
그렇지 않으면 SI 제어 능력이 크게 떨어지기 시작한다. 가급적이면 내부 신호층들은 내부적으로 대칭을 이루는 한 쌍으로 배열하도록 하자.
바깥층의 신호 라우팅은 최소화한다. 하지만 SMT 소자들을 연결시키기 위해 어느 정도의 라우팅은 필요할 수 있다.
여기서 L과 C는 각각 단위 길이 인덕턴스와 캐패시턴스이다. 핀들이 균일하게 분포될 경우, 여분의 캐패시턴스는 이 계산 결과에 큰 영향을 미친다. 이 때 공식은 다음과 같이 된다 :
여기서
이는 결과 값들을 아는 데 중요하며 부품 선택에 있어서도 매우 중요하다.
■ 지연시뮬레이트시에는 부품과 패키지들의 캐패시턴스(와 때때로 인덕턴스)를 고려해야 한다. 이때 주로 조심해야할 사항은 두 가지이다.
첫째는 시뮬레이터가 분산된 캐패시턴스를 정확하게 모델화하지 않을 수도 있다는 점이다.
두 번재 요소는 부분 플레인과 비평행트랙에 대한 이전의 모든 주의 사항들외에도 생산 변동의 영향이 적용된다는 점이다. 많은 필드 솔버들이 최고 전력 플레인이나 접지 플레인을 갖고 있지 않은 레이어 스택을 퇴짜놓고 있다.
그러나 지연의 경우에 대해서만 인접 신호층이 접지 플레인이라고 가정한다면, 계산된 지연은 캐패시턴스로는 최악의 경우라고 봐도 괜찮다. 따라서 지연이 극대화된다. 양면 기판의 두 층이 접지/VCC 구리로 플러드되었을 경우에는 더욱 더 그렇다. 이 과정이 자동화되어 있지 않을 경우 CAD 시스템에서 이를 설정한다는 것은 보통 성가신 일이 아니다.
■ EMC작용하는 변수들은 한두 가지가 아니며, 이 가운데 다수가 보통은 분석되지 않는다. 설령 분석된다 해도 너무 늦게 분석된다. 이 변수들 몇 가지를 예로 들면 다음과 같다 :
번호 | 제목 | 닉네임 | 조회 | 등록일 |
---|---|---|---|---|
15 | SPI(Serial Peripheral Interface Bus ) 통신 [1] | dwkim |
55631 | 2011-09-07 |
14 | NCQ(Native Command Queuing) | dwkim |
11148 | 2011-09-06 |
13 | 평균 무고장 시간 (MTBF : Mean Time Between Failures) | dwkim |
17156 | 2011-09-06 |
12 | SATA | dwkim |
12708 | 2011-09-06 |
11 | 개발자도 알아야 할 SW 테스팅 실무 | dwkim |
14975 | 2011-08-27 |
10 | 모델기반 테스트를 통한 S/W 초기 검증 - 임베디드 소프트웨어 | anymodules |
15072 | 2011-08-26 |
고속 기판 설계, 방어 설계 | anymodules |
11840 | 2010-07-30 | |
8 | MAC Address 할당/구매 | dwkim |
22983 | 2010-07-27 |
7 | poll, select | dwkim |
16539 | 2010-07-21 |
6 | RTOS | dwkim |
13338 | 2010-07-21 |
5 | 산업용PC_OS Ghost Image 설치 | dwkim |
20038 | 2010-07-20 |
4 | OrCAD License Manager 를 다른 PC 에 옮겨 설치할 때 | dwkim |
18296 | 2010-07-20 |
3 | 자식 다이얼로그 생성 | dwkim |
65988 | 2010-07-20 |
2 | 커패시터 동작온도, 내압, 탄탈 패키지 사이즈 | dwkim |
20010 | 2010-07-20 |
1 | 칩 저항 Size, 저항 오차 | dwkim |
28232 | 2010-07-19 |