고속 기판 설계시의 문제점, 방어 설계로 해결한다


특성 임피던스가 고속 기판에서 문제가 될 때가 종종 있다.

[방어 설계] 기술을 통해 자동 툴들이 처리해 주지 못하는 이같은 문제를 해결할 수 있다.
고속 기판의 설계에 있어서 중요하면서도 때로는 눈에 두드러지지 않는 문제들을 자동 툴들은 처리하지 못할 때가 때때로 있다. 그러나 설계 초기 단계에서 약간만 신경 쓰면 이러한 문제들을 피할 수 있다. 필자는 이것을 방어 설계(Defensive Design) 기술이라고 부르고 있다.
■ 레이어 스택양호한 레이어 스택은 대부분의 신호 무결성 및 EMC 문제들을 막아 주는 최고의 방패이지만 가장 잘못 알려져 있는 방법이기도 하다. 많은 설계 시스템 공급업체들이 특성 임피던스와 신호 품질을 제어하기 위해 적어도 하나의 연속 플레인을 제안할 것이다. 비용만 문제되지 않는다면 이는 훌륭한 조언이다. 
EMC 컨설턴트들은 방열과 자화율을 제어하기 위해 바깥 층들에 접지 필이나 접지 플레인들을 배치하라고 제안할 때가 많은데, 이 또한 상황에 따라서는 훌륭한 조언이다.
그러나 일부 흔한 종류의 디자인에 그렇게 했다간 과도 전류 때문에 큰 낭패를 볼 수도 있다.
우선 한 쌍의 전력/접지 플레인들을 단순화시켜 일종의 콘덴서로 보도록 하자(그림 1).
그러면 전력 및 접지 플레인들은 이 콘덴서를 이루는 두 개의 판들이라고 생각할 수 있다. 
이 플레인들 간의 거리(D)가 가까워지고 유전 상수(r)가 높아질 수록 전력 플레인들 간의 캐패시턴스는 높아지는데 이것이 바로 당신이 바라는 바인 것이다. 
캐패시턴스가 높으면 임피던스는 낮아진다. 그러면 잡음이 억제되므로 이같은 플레인을 원할 것이다. nNrGQNT3q40jtfOeozx29XCLNkSC984by-aQ5j2L-IyJMWMB4YDf3-_NprqfDMODjCvB5z2m31H3AJxLbfnRvuFkhCSteg0qjRIqltH2an8NmKSh7A


다른 사항들이야 어떠하든 간에 일차 전력 플레인과 접지 플레인들은 레이어 스택 중간 부분에 서로 인접해 있어야 한다. 전력 플레인과 접지 플레인 간의 거리가 멀수록 전류 루프가 커져 잡음도 커진다. 

8층 기판이 주어졌는데 전력 플레인은 그 한 쪽에, 접지 플레인은 다른 쪽에 놓았다면 다음과 같은 결과를 초래하게 된다 :

● 누화가 최대화된다. 신호층들간의 누화는 상호 캐패시턴스의 증가로 인해 동일 층에서의 누화보다 크다.
● 전력 루프가 최대화된다. 전류가 전력 플레인 주변을, 그리고 신호를 따라 흐른다. 다량의 전류가 일차 전력 플레인으로 들어가 접지 플레인을 거쳐 되돌아온다. 전류 루프가 커짐에 따라 EMC는 저하된다.

● 임피던스 제어력을 잃는다. 신호가 제어 플레인으로부터 멀어질수록 임피던스 제어의 정확성은 떨어진다. 다른 금속 조각들이 가까이에 있기 때문이다.

● 땜납 부족 현상으로 생산비가 상승할 가능성이 높아진다.


성능과 가격의 균형을 맞춰줘야만 한다. 여기서 필자가 제안하고자 하는 것이 디지털 기판에 있어서 SI와 EMC를 위한 최선의 배치가 아닌가 한다. 

PCB 레이어 스택은 일반적으로 대칭적이다. 신호층을 두 개 이상 인접시켜서는 안된다고 생각한다. 

그렇지 않으면 SI 제어 능력이 크게 떨어지기 시작한다. 가급적이면 내부 신호층들은 내부적으로 대칭을 이루는 한 쌍으로 배열하도록 하자. 

바깥층의 신호 라우팅은 최소화한다. 하지만 SMT 소자들을 연결시키기 위해 어느 정도의 라우팅은 필요할 수 있다.

보다 큰 기판들에 대해서도 이같은 배열을 필요한 만큼 여러 번 반복할 수 있다(그림 2). 이러한 쌍들이 두 개의 전력플레인들 사이에 끼워지지만 않는다면 전력 플레인이나 접지 플레인들을 추가로 사용해도 좋다. bWskJbM_HLn6tlExdGpaF7Lfc8xvUNFqTuURlytzcsFnLtlihYiqXG4QZiHHxTrNqvJMqclhgOwVvI1P7u1wu-swXiBrKVu1cmGwEOvq1_8IKOi4gA


모든 고속 신호에 대한 라우팅은 짧은
SMT 브레이크아웃을 제외하고는 하나의 쌍으로 제한되어야 한다. 임의의 신호에 대한 모든 라우팅은 동일한 복귀처(즉, 접지 층)를 가져야 한다. 무엇을 한 쌍으로 보아야 하느냐에 대해서는 다음과 같은 두 가지 견해가 있다 :

● 하나는 동일한 거리에서는 동일한 복귀 신호가 보장되어야 한다는 견해이다. 이는 각각의 신호를 내부 접지 플레인의 어느 한 쪽 면에 라우팅시켜야 함을 뜻한다. 이 방법은 임피던스와 전류 루프에 대한 제어력이 우수하다는 장점이 있다. 반면에 접지 플레인 전체에 걸쳐 비어홀들이 많아지고 쓸모 없는 층들이 일부 생긴다는 단점이 있다.
● 또 하나는 각 쌍의 인접 신호 층들에 라우팅시켜야 한다는 견해이다. 이 방법은 제어력이 우수하고 플레인 전체에 걸쳐 비어 홀 수를 최소화(매립형 비어를 사용)할 수 있다는 장점이 있는 반면, 중요성이 매우 높은 신호들에 대해서는 효과가 떨어질 수 있다는 단점이 있다.


필자는 두 번째를 선호한다. 신호 송수신 부품들에 대한 접지 연결부들은 신호 라우팅 옆에 위치한 플레인들을 포함해야만 하며, 가급적이면 여기에 직접 연결되어야 한다. 
대략적으로, 인치 단위로 표시되는 표면 층의 루트들은 나노초 단위의 드라이버 상승 시간의 약 0.33이내로 유지되어야 한다(예컨대, 고속 TTL = 1인치).
파워 서플라이를 여러 개 사용할 경우, 독자적인 서플라이들의 금속부를 겹칠 때는 반드시 중간에 접지 기준을 갖추도록 한다. 콘덴서를 형성시켜 서플라이들 사이에 교류 커플링 현상이 끼여들도록 해서는 안된다. 
또한 각각의 파워 서플라이를 올바른 기준 플레인들 위헤 사용하여 네트를 배선하도록 한다. 이것은 전류 루프와 누화를 최소화하고 임피던스 제어를 극대화하는 경향이 있다. 
접지 플레인들은 여전히 EMC를 위한 차폐 상자 효과를 제공한다. 원한다면 사용되지 않는 표면층 영역을 접지로 채울 수도 있다. 다만 그것이 특성 임피던스에 미치는 영향은 알고 있어야 한다. 
이제 그 점에 대해 살펴보자. 
■ 특성 임피던스효과적인 레이어 스텍을 갖추고 있다면 임피던스와의 전쟁에서 태반은 승리한 것이나 진배없다. 당신의 트랙들을 익히 알 수 있고 예측 가능한 전송 선로 구조들을 형성한다. 
변수들이 최소한도로 유지되므로 필드 솔버들이 이를 잘 처리할 수 있으며, 여기서 얻게 되는 결과들은 상당히 정확한 편이다. 그러나 두 개 이상의 신호 층들이 한데 쌓여 있을 경우에는 반드시 그렇지도 않으며, 그 이유를 알기도 매우 어려울 수 있다. 
목표하는 임피던스는 자사의 소자 기술에 달려 있다. 고속 CMOS 기술을 사용하는 이들은 대게 70Ω 정도를 목표로 하는 반면, 고속 TTL 사용자들은 80Ω에서 100Ω정도를 목표로 한다. 선택에 따라 일반적으로 잡음 마진과 신호 스위칭에 영향이 미치므로 신중해야만 한다. 테이터북을 지침으로 삼도록 하자.
필드 솔버의 가공되지 않는 경과들로 인해 부딪힐 수 있는 문제에는 두 가지가 있다 : 
▶ 제한된 시야 필드 : 
솔버들은 가까운 트랙들이 미치는 효과를 분석하려 하지만 다른 층들에 있는 비평형 트랙들-임피던스에 영향을 미치는-은 보지 않는 경우가 많다. 
필드 솔버들은 라우팅을 하기 전에는 상세한 내용을 알 수 없다. 하지만 트랙 폭을 할당하는 것은 바로 이 때인 것이다. 이 문제는 페어링 작업에서 최소화된다. 부분적인 전력 플레인들이 미치는 영향에 대해 알아둘 필요가 있다. 
바깥 층들은 라우팅 후에 종종 접지된 구리로 플러딩되는데, 이는 EMI를 억제하고 도금의 균형을 맞춰 준다. 바깥 층들만이 이처럼 처리되면 권장되는 레이어 스택을 사용할 경우 특성 임피던스에 미치는 영향을 아주 사소한 것이다. 
인접 신호 층들을 플러딩시키면 그 효과는 극적이 된다. 
어떤 필드 솔버들은 구리의 존재 사실을 모른다. 이들은 트랙과 전체 플레인들만을 보기 때문인데 이 때문에 이들이 보고하는 임피던스는 부정확한 것이다. 
인접 층에 금속이 존재할 경우, 이것은 신뢰성이 떨어지는 접지 플레인처럼 군다. 임피던스가 지나치게 낮으면 과도 전류가 너무 높아질 수 있다. 이것은 눈에 잘 띄지 않는 EMI 문제로서, 필자가 실제로 목격한 바 있다.
▶ 분포된 패캐시턴스 : 
이 역시 임피던스 분석기들이 높칠 수 있는 또다른 영역이다. 이러한 분석기들은 핀과 비어들이 미치는 영향에 대해 보고하지 않는 경우가 많다(이러한 것들은 보통 시뮬레이터로 살펴보게 된다). 
이들이 미치는 영향은 특히 백플레인에서 극적이 될 수 있다. 그 이유는 매우 간단하다 : 특성 임피던스는 보통 다음과 같이 계산된다 :MVVDu-x91wf5gJkLCJLrRBHKjsF_f3zTBBmX1CH6LPVo1QcbI9E1im155OR2zgO_NHpdLb4x4WQzNDNcDa0bGx5QfvRi1aFUDJzqiVX7V1cLPR_ngQ


여기서 L과 C는 각각 단위 길이 인덕턴스와 캐패시턴스이다. 핀들이 균일하게 분포될 경우, 여분의 캐패시턴스는 이 계산 결과에 큰 영향을 미친다. 이 때 공식은 다음과 같이 된다 :
ktDmZtT8row3xryxBz1QDXbnHKLB0WidnzAFkBatHa4dokdHAOXs8cNh2jfR2HLfi7OFPDZyyAIchDSvbB1sCjRjQgVPCZffw7vLinJ5VsOSuakptQ

여기서
iXlC5vXPtwuZvSMPTn-DYQhj2UisC0Oqc-CG1Em58ttmxgXkUWVCB-3jS5JDqCLjrB6slM5uuWxylyRhsXbD0XACYJMF_f42qUOHNUA6efW-M0PszgcADOHfQYBmCW3TW0vFCJRn3_229YdnOjxJufEWeDFFn7v_PjuTIifU_wBW4E28XeV5W33BrptDm91SfYGAPihXkMOP7kYEerPgM-34B6RKnFZLYTiw

이는 결과 값들을 아는 데 중요하며 부품 선택에 있어서도 매우 중요하다.

■ 지연시뮬레이트시에는 부품과 패키지들의 캐패시턴스(와 때때로 인덕턴스)를 고려해야 한다. 이때 주로 조심해야할 사항은 두 가지이다. 

첫째는 시뮬레이터가 분산된 캐패시턴스를 정확하게 모델화하지 않을 수도 있다는 점이다.

두 번재 요소는 부분 플레인과 비평행트랙에 대한 이전의 모든 주의 사항들외에도 생산 변동의 영향이 적용된다는 점이다. 많은 필드 솔버들이 최고 전력 플레인이나 접지 플레인을 갖고 있지 않은 레이어 스택을 퇴짜놓고 있다. 

그러나 지연의 경우에 대해서만 인접 신호층이 접지 플레인이라고 가정한다면, 계산된 지연은 캐패시턴스로는 최악의 경우라고 봐도 괜찮다. 따라서 지연이 극대화된다. 양면 기판의 두 층이 접지/VCC 구리로 플러드되었을 경우에는 더욱 더 그렇다. 이 과정이 자동화되어 있지 않을 경우 CAD 시스템에서 이를 설정한다는 것은 보통 성가신 일이 아니다.

■ EMC작용하는 변수들은 한두 가지가 아니며, 이 가운데 다수가 보통은 분석되지 않는다. 설령 분석된다 해도 너무 늦게 분석된다. 이 변수들 몇 가지를 예로 들면 다음과 같다 :

● 전력 플레인의 슬롯들이 4분의 1 파장 안테나를 형성. 
슬롯을 금속 케이스에 탑재하는 작업이 수반되는 상황에서 해결책은 슬롯 대신 구멍들을 뚫는 것이었다. PCB에서는 여러 주파수들이 뒤섞여 있어 이를 예측하기가 어려울 수 있다.
● 유도성 부품들. 
필자가 만나 본 어떤이는 모든 표준 룰에 따라 시뮬레이트했는데도 기판에서 많은 신호들이 방사되었다고 한다. 이유는 두 개의 유도자가 상층에 서로 평행하게 탑재되어 변압기 역할을 했기 때문이었다. 
● 부분적인 접지 플레인으로 인해 안쪽 층의 임피던스가 낮아져 바깥 층의 과도 전류가 높아짐.


방어 설계를 통해 결과들이 무엇을 말해주며 무엇을 말해주지 않는지 알 수 있으므로 이러한 문제들의 대부분을 피할 수 있다. 레이어 스택과 라우팅 전략만 올바르다면 문제될 것이 없다. 
지나치게 복잡한 것은 정확성이 너무 떨어지는 것 못지 않게 나쁠 수 있다. 우수한 분석을 위해서는 모델이 우수해야하며, 분석에 드러나지 않은 것이 결과에 영향을 미칠 수도 있다. 
최악의 경우에 대한 분석, 그리고 트랙 폭과 같은 특징들에 너무 지나친 변화를 주지 않도록 한다면 깔끔하고도 조리에 닿는 설계를 할 수 있는 것이다.

<출처불명>