CAS Latency 와 Clock Latency 를 혼용해서 쓰기도 하는 것 같은데 일단 개념은 아래와 같다.
CAS Latency 와 Clock Latency 는 좀 다른 의미인 듯.



CAS (Column Address Strobe) Latency

- Column 주소를 주고 나서 데이터를 읽어내는 데 까지의 시간이 몇 Clock 이 되는지를 나타내는 것. CL=2 이면 2 Clock 후에, CL=3 이면 3 Clock 후에 데이터가 출력된다.
같은 제품에서도사용하는 동작 주파수에 따라 CAS Latency 는 다르다.


예를 들어 주소를 주고 나서 데이터를 읽어내는 시간까지 20 ns 가 필요한 SDRAM 이 있다고 가정하면

동작 주파수가 100 MHz 인 경우 (1 clock = 10 ns, 예를 들어.), CAS Latency = 2 (CL=2)
동작 주파수가 200 MHz 인 경우 (1 clock = 5 ns, 예를 들어.), CAS Latency = 4 (CL=4)


--> 동일한 주파수라면 CL 이 작을수록 좋다.

아래의 설명은 http://blog.naver.com/beahey 에서 퍼온 내용인데 아무래도 FPGA 에서 clock 관련하여 사용하는 용어인 듯 하다.

Clock Latency

The amount of time that a clock signal takes to be propagated from the clock source to a specific point in the design.
Clock Latency is the sum of source latency and network latency.
Source latency is the propagation time from the actual clock origin to the clock definition point in the design.
Network latency is the propagation time from the clock definition point in the design to the clock pin of the first clock register.
You use the set_clock_latency command to specify clock latency


Clock Skew 
The maximum difference between the arrival of clock signals at registers in one clock domain or between clock domain
Clock skew is also known as clock uncertainty.
You use the set_clock_uncertainty command to specify the skew characteristics of one or more clock networks.



http://www.elpida-korea.com/contacts/faq.html#techf-cl
http://blog.naver.com/PostView.nhn?blogId=beahey&logNo=90119618055