AnyModules

"2012년부터 64Gbit의 제품화와 소량 생산을 시작한다. 256Gbit 제품이 될 가능성도 있다."
미국 유니티 세미컨덕터(Unity Semiconductor)의 크리스토퍼 슈발리에(Christophe Chevallier) 설계 엔지니어링 부사장의 말이다. 
미국의 메모리 반도체 개발 벤처인 유니티 세미컨덕터가 메모리 카드와 SSD(Solid State Drive)용 NAND 플래시 메모리를 대체할 만한 제품을 선보였다. 자신들이 개발중인 저항 변화 메모리 'CMOx'로 NAND 플래시 메모리를 능가하는 가격 경쟁력을 달성하고 이 거대한 시장을 장악하겠다는 계획이다. 이 회사는 2010년 초에 개최된 반도체 회로 기술 컨퍼런스 ISSCC(International Solid-State Circuits Conference)에 논문을 발표한 이후, 니케이 일렉트로닉의 취재 중에 이러한 계획을 밝혔다. 
NAND 플래시 이상의 가격 경쟁력 
유니티 세미컨덕터가 개발한 CMOx는 포스트 플래시 메모리와 포스트 DRAM의 자리를 노리는 차세대 메모리 개발 경쟁이 전환점을 맞이했다는 사실을 상징적으로 나타낸다(그림 1). 지금까지는 차세대 메모리 기술에 대한 연구개발이 메모리 셀 등의 핵심 기술 차원에 대한 검토 위주로 이루어져 왔다. 하지만 최근 들어 칩 차원의 샘플 제작이 가능해지면서 실용화 가능성이 본격적으로 점쳐지기 시작했다. 
하나의 예가 이번에 ISSCC에 처음 등장한 수직자화(Perpendicular Magnetization)를 이용한 스핀 주입방식의 MRAM이다. 개발사인 도시바는 앞으로 수직자화 기술을 채용함으로써 DRAM을 본격 대체해 나갈 기세이다.  
이보다 한발 앞서 ISSCC에 발표됐던 상변화 메모리, 즉 PCM(Phase Change Memory)도 이번에 커다란 기술적인 진보를 달성했다. ISSCC 2010에서 뉴모닉스(Numaonyx)는 37.5mm²로 면적이 매우 작은 1Gbit 칩을 발표하여 NOR 플래시 메모리의 대체 가능성을 높였다. 칩 사양은 "NOR 플래시 메모리의 레거시 스펙을 기본으로 하고 있으며, 비트 단위의 다시쓰기가 가능하다"는 게 뉴모닉스의 설명이다. 
이들 새로운 메모리가 ISSCC 2010에서 보여준 잠재능력과 실력이 유감없이 발휘된다면 거대 메모리 시장의 주역이 순식간에 뒤바뀔 수도 있다. 
실제로 유니티 세미컨덕터가 발표한 계획은 매우 야심 차다. 이는 목표로 한 칩 면적에도 잘 나타나 있다. ISSCC에서 발표된 NAND 플래시 메모리의 최첨단 칩과 1Gbit당 칩 면적을 비교해 보면 이 사실은 더욱 확실하게 드러난다(그림 2). 

용량·칩 면적에서도 우위
ISSCC에서 발표된 제품중에서 지금까지 가장 고밀도인 NAND 플래시 메모리 칩은 도시바와 샌디스크(SanDisk)가 2009년에 공동 발표한 32nm 세대 제조기술과 3bit/cell의 멀티레벨 셀 기술을 조합한 32Gbit 제품이다. 칩 면적은 약 113mm²로, 1Gbit당 칩 면적은 약 3.53mm²인 셈이다.  
이에 반해 유니티 세미컨덕터가 ISSCC 2010에서 공개한 64Gbit 제품의 칩 면적 목표치는 45nm 세대의 제조 기술을 사용해도 123mm²로 더 작다(표 참조). 1Gbit당 칩 면적은 불과 1.92mm² 정도로, 앞서 언급한 최첨단 NAND 플래시 메모리의 거의 절반에 불과하다.  
만약 유니티 세미컨덕터가 2012년에 256Gbit 제품을 시장에 내놓을 경우 NAND 플래시에 대한 가격 경쟁력은 더욱 높아진다. 유니티 세미컨덕터는 256Gbit 제품의 칩 면적을 45nm 세대 제조 기술을 사용하더라도 200mm² 안팎으로 실현한다는 계획이다. 이렇게 된다면 1Gbit당 칩 면적은 0.78mm²로 유니티 세미컨덕터의 64Gbit 제품보다 훨씬 작아지는 셈이다. "CMOx는 메모리 용량이 커질수록 고밀도화가 진전"되기 때문이라는 게 회사측 설명이다. 
2012년에 256Gbit가 제품화된다면 유니티 세미컨덕터의 CMOx는 대용량화 경쟁에서도 NAND 플래시 메모리를 앞서 나갈 가능성이 있다. 현재 NAND 플래시 메모리의 최대 용량은 샌디스크가 2009년 9월부터 양산 출하한 43nm 세대, 4bit/cell 64Gbit 제품이다. 2012년에 NAND 플래시 메모리 업체가 256Gbit 제품을 시장에 선보일 수 있을지 여부는 현재로서는 미지수이다.

탄탄한 기술력
유니티 세미컨덕터는 미국 실리콘밸리에 본사를 둔, 직원 40명 정도의 작은 기업이다. 회사가 설립된 지도 겨우 10년도 채 안 됐다. 그러나 그 잠재 능력에 대해서는 NAND 플래시 메모리 분야의 유력 엔지니어들도 보증한 바 있다.
도쿄대학 대학원 공학계연구과 전기계공학 전공, 공학부 전기전자공학과의 켄 타케우치(Ken Takeuchi) 준교수는 "메모리 셀의 콘셉트를 비롯해 기술 수준이 뛰어나다. 유니티 세미컨덕터가 창업한 2002년은 미국 애플의 '아이팟(iPod)'이 등장하여 NAND 플래시 메모리 시장이 활성화되기 시작하던 시기였다. 이 때, NAND 플래시 메모리의 대체 기술에 대한 연구개발을 시작했다는 점은 선견지명이 있는 행동이었다"고 평가했다. 실제로 유력 메모리 업체 중에는 엔지니어들이 자사 최고 경영진에게 유니티 세미컨덕터 인수를 촉구한 기업도 있다고 한다.  
유니티 세미컨덕터의 CMOx는 금속산화물(Conductive Metal Oxide, CMO)을 기억 소자로 이용한 저항 변화 메모리다(그림 3). 메모리 셀은 위쪽부터 상부전극, 터널산화막, 하부전극의 구조로 되어 있다. 상부전극과 하부전극 사이에 ＋4V 정도의 전압을 인가하여 데이터 다시쓰기를 실행하고, 반대로 －4V 정도를 인가하여 데이터를 소거한다(그림 4). 

5천회의 다시쓰기를 목표로 
CMOx가 NAND 플래시 메모리보다 칩 면적을 작게 유지할 수 있는 요인은 크게 세 가지. 
첫째 메모리 셀 구조가 앞서 설명한 대로 선택 트랜지스터가 없는 간단한 구조이다. 이 때문에 크로스포인트 방식의 메모리 어레이를 채용할 수 있다. 메모리 셀의 물리적인 면적은 4F²(F는 제조기술 세대)이다(그림 3(b)). 둘째는 셀 구조가 간단하기 때문에 3차원 방향으로 복수의 셀을 쌓을 수 있다는 점이고, 셋째는 메모리 셀 1개에 2bit 이상의 데이터를 기록할 수 있는 멀티 레벨 셀 기술을 적용할 수 있다는 점이다. 이러한 장점을 살려 유니티 세미컨덕터는 64Gbit와 256Gbit의 제품화를 위해 4개의 셀을 3차원적으로 쌓고, 이와 동시에 2bit/cell의 멀티 레벨 셀 기술을 적용할 계획이다. 
이를 감안하면 유니티 세미컨덕터의 CMOx는 실효적인 셀 면적을 0.5F2로 더욱 소형화할 수 있을 것으로 예상된다. 3bit/cell과 4bit/cell NAND 플래시 메모리의 실효적인 셀 면적이 각각 약 1.33F²로 약 1F²이므로 CMOx의 가격 경쟁력은 NAND 플래시 메모리를 앞서게 된다. 현행 구조의 NAND 플래시 메모리로는 실현하기 어려운 메모리 셀의 3차원 적층이 CMOx는 가능하기 때문이다.  
CMOx의 성능은 NAND 플래시 메모리와 동등하거나 그 이상이 될 전망이다. "DRAM을 대체할 제품이 아니기 때문에 셀 쓰기 시간은 1μs정도로 NAND 플래시 메모리보다 짧다.  NAND 플래시 메모리와 마찬가지로 다수의 셀에 병렬로 기록하기 때문에 대용량 데이터의 고속 다운로드가 가능하다"고 유니티 세미컨덕터는 주장한다. 
CMOx의 신뢰성의 경우, 예컨대 다시쓰기 가능 횟수는 3bit/cell과 4bit/cell의 울트라 멀티 레벨 NAND 플래시 메모리에 비해 더 뛰어날 가능성이 높다. ISSCC 2010에서는 적어도 1천회의 다시쓰기 동작이 가능하다는 결과가 나왔다. 앞으로는 "5천회의 다시쓰기 동작 횟수를 실현하여 울트라 멀티 레벨 NAND 플래시를 능가할 계획"이라고 유니티 세미컨덕터는 밝혔다.

PCM도 셀 적층
1bit당 비용을 극적으로 줄일 수 있는 3차원 적층 방식의 메모리 셀을 지향하는 게 CMOx만은 아니다. 광디스크 등에 사용되는 상변화 재료를 기억소자로 하는 상변화 메모리, PCM도 같은 방향으로 연구개발이 진행되고 있다.  
2009년 12월, 인텔과 뉴모닉스는 메모리 셀의 3차원 적층이 가능한 크로스포인트 방식의 64Mbit PCM 테스트 칩 샘플을 공동으로 제작했다(그림 5). 샘플 칩에서는 디코더와 감지 회로, 로직 회로를 탑재한 CMOS층 상부에 크로스포인트 방식의 메모리 어레이를 1개층 형성했다. 메모리 어레이 부분에는 상변화 소자와 스위치를 수직 방향으로 겹치도록 배치하는 이른바, PCMS(Phase Change Memory and Switch) 구조를 채택했다. 메모리 어레이는 샘플 칩의 메탈 2와 메탈 3 사이에 만들었다. 
이들이 크로스포인트방식의 PCM 개발에 나선 이유는 "NAND 플래시 메모리보다 성능이 나으면서도 NAND 플래시 메모리와 비용 차이가 그다지 크지 않은 새로운 비휘발성 메모리를 개발할 필요가 있었기 때문"이라는 게 인텔의 설명이다(그림 6). 
현재 컴퓨터 등에서는 스토리지 장치로 HDD 대신 SSD 를 도입하려는 움직임이 확산되고 있다. HDD와 비교할 때 SSD는 레이턴시를 약 2백분의 1로 줄일 수 있어 성능 면에서 유리하기 때문이다. 그러나 이러한 SSD도 주기억 장치인 DRAM과 비교하면 레이턴시가 약 5백배나 길다(그림 6(b)). 이렇게 두 제품의 성능 상의 큰 격차를 메워 줄 수 있는 새로운 비휘발성 메모리가 필요하다는 생각을 인텔 등은 갖고 있었다는 얘긴데, 그것이 바로 PCM인 것이다.  
실제로 PCM의 성능과 신뢰성은 NAND 플래시 메모리보다 뛰어난 결과를 보여주었다고 한다. 크로스포인트 방식의 PCM 샘플 칩에서는 9ns의 리셋 시간, 1백6회의 다시쓰기 동작 횟수를 실현했을 정도이다. 그리고 PCM의 비용을 NAND 플래시 메모리와 비슷하게 낮추기 위해서는 3차원 적층 셀로 만들어야 한다고 인텔 등은 판단하고 있는 것으로 보인다. 다만, 이 PCMS 구조의 PCM에 대해서는 "현재로서는 아직 연구단계"라고 뉴모닉스의 R&D 기술개발부 상변화 메모리 분야 로베르토 베즈(Roberto Bez) 펠로우는 밝히고 있어, 실용화 시기는 아직 확실하지 않다. 
 
1Gbit 제품의 면적이 37.5mm²
PCMS 구조의 PCM이 실용화되기까지는 시간이 조금 더 걸릴 전망이지만 일반적인 PCM은 개발이 순조롭게 진행되고 있다.  
뉴모닉스는 45nm 세대의 1Gbit PCM을 ISSCC 2010에서 발표했다. 공급전압은 1.7V，2.0V이다. 초기 접속(Initial Access) 시간★은 85ns. 최대 데이터 전송 속도는 읽기 시에 266Mbyte/sec, 쓰기 시에 9Mbyte/sec이다.  
-----------------------
★ 초기 접속 시간(Initial Access Time): 처음 선택한 어드레스에서 데이터가 출력될 때까지 걸리는 시간 
뉴모닉스는 45nm 세대의 1Gbit PCM 제품의 샘플 출하를 "2010년 중반에는 시작할 계획"이며, 1Gbit 제품 등으로 "NOR 플래시 메모리를 대체해 나갈 생각"이라고 뉴모닉스 재팬 합동회사 기술부의 히로유키 쿠와하라(Hiroyuki Kuwahara)는 전했다.  
앞으로는 PCM이 비교적 빠른 속도로 NOR 플래시 메모리를 대체해 나갈 것으로 보인다. NOR 플래시 메모리의 최대 공급자이기도 한 뉴모닉스는 앞으로 전략적으로 PCM을 보급해 나가겠다는 계획이다. 뉴모닉스가 ISSCC 2010에서 발표한 45nm 세대의 1Gbit PCM의 칩 면적은 37.5mm²로 작다. 비용 면에서도 NOR 플래시 메모리와 동등한 수준을 목표로 하고 있는 것으로 보인다. 
PCM의 NOR 플래시 메모리 대체 가능성이 점쳐지고 있는 상황이지만, PCM이 DRAM과 SRAM 같은 워킹 메모리를 대체하기는 당분간은 어려울 듯 하다.
MRAM, 수직자화로 DRAM 대체
이유는 성능과 다시쓰기 동작 횟수 때문이다. PCM의 쓰기 시간은 1μs 정도일 가능성이 있는데 이 경우, NAND 플래시 메모리에 비하면 1백분의 1로 시간은 짧지만 DRAM과 비교하면 20~50배 더 길다. 또한, 다시쓰기 동작 횟수도 현 제품의 경우는 1백6회에 불과하기 때문이다. 
오히려 성능과 다시쓰기 동작 횟수 등의 관점에서는 MRAM이 DRAM을 대체할 가능성이 더 높다.  ISSCC 2010에서는 본격적으로 DRAM을 대체하기 위해 MRAM을 개발하고 있는 업체의 노력들이 주목을 끌었다.   
도시바는 수직자화 기술을 이용한 64Mbit의 스핀 주입식 MRAM을 발표했다(그림 7). 공급 전압은 1.2V로, 표준조건 하에서의 사이클 시간은 30ns이다. 도시바는 일찍부터 수직자화를 스핀 주입 방식의 MRAM에 적용하기 위한 핵심 기술을 연구해 왔다. 그리고, 이번에 처음으로 수직자화를 대규모 메모리 어레이 규모인 64Mbit 용량의 칩으로 완성했다.  
수직자화 기술은 자성층의 수직 방향의 자화를 이용하는 방식으로, 기존의 면내 자화방식과 비교하면 자화반전 시의 에너지가 낮아 적은 전류로도 데이터를 기록할 수 있다. 이에 대해 일본의 반도체 업체 관계자는 "셀 면적을 6~8F2로 하여 미세화도 20nm 세대 전후까지 진전시킬 수 있는 여지가 있다"고 설명했다. 실제로 도시바는 "DRAM 대체를 목표로 수직자화를 선택했다"고 한다.  
MRAM 개발업체는 당장 DRAM을 대체하기보다는 상대적으로 진입 장벽이 낮은 휴대폰용의 다양한 메모리를 대체하는 방법을 목표로 하고 있다. 
일례로 하이닉스 반도체 등에 MRAM 기술을 라이선스 제공하고 있는 미국의 그랜디스(Grandis)는 "2011년 하반기에 1Gbit의 스핀 주입방식 MRAM 양산을 계획하고 있다"고 이 회사 파헤드 타브리지(Farhad Tabrizi) 사장 겸 CEO는 밝혔다. 이를 통해 예컨대, 베이스밴드 프로세서용으로 NOR 플래시 메모리와 pseudo-SRAM을 적층한 MCP(Multi Chip Package)를 1개의 MRAM으로 대체하는 방법을 검토 중이다.  

모토유키 오이시(Motoyuki Oishi)

http://www.nekorea.co.kr/article_view.asp?seno=6207